頻率合成技術方案設計

目前在 FMCW 頻率源的設計中，較常用的方案分為兩類，一種是通過三角波電壓信號調制壓控振蕩器（VCO）產生，另一種是利用頻率合成技術，應用較多的就是直接數字頻率合成技術（DDS）和鎖相環(huán)技術（PLL）相結合設計方案。 

三角波電壓信號調制 VCO

產生調頻連續(xù)波傳統(tǒng)的方案就是三角波調諧 VCO 法，通過三角波電壓調制信號調諧壓控振蕩器（VCO），理想狀態(tài)下，VCO 的輸出頻率隨著輸入電壓線性變化，進而產生調頻信號。但由于 VCO 中**元件變容二極管的固有特性，輸出頻率與調諧電壓并不是理想的線性關系，如圖 4-1 為典型的 VCO 電壓-頻率調諧曲線。 

這種非線性關系對 FMCW 雷達測距的距離分辨率、測距范圍和測距精度都會有很大的影響，所以要對其進行必要的非線性校正。目前，常見的校正方法有這三種：電抗補償校正法、開環(huán)校正法、閉環(huán)線性校正法。 

（1）電抗補償校正法：該方法利用電抗補償回路來調整 VCO 諧振回路拓撲結構，從而改變其頻率與電調元件之間的函數關系，進而調整電調曲線，實現對VCO 的線性校正。該方法方案簡單，不會增加 VCO 的輸出噪聲、限制電調速度。但是該方法并沒有成熟精確的理論和固定的實現方法，所以調試工作難度較大。 

（2）開環(huán)線性校正法：開環(huán)校正法的原理是通過實現 VCO 線性校正器滿足校正條件的非線性轉移特性函數，從而使得經線性校正后 VCO 的電調特性函數為線性函數。若 VCO 的電調特性函數為 OF V ，非線性轉移的特性函數為0 LVV 。而開環(huán)線性校正法就是根據 VCO 本身的電調特性函數來確定合適的線 性 校 正 函 數 ， 設 計 出 線 性 校 正 器 。 較 終 使 VCO 的 電 調 特 性 函 數O LF V V  呈線性。常見的方式有模擬斷點式校正、模擬乘法器式校正和數字式線性校正。 

開環(huán)線性校正方案的實現比較簡單，成本也較低，適合于對 VCO 線性度的要求不是很高的場合，或者是作為閉環(huán)校正方案中對 VCO 電調特性的預校正。又因為 VCO 本身的電調特性并不能用準確的解析式表達，所以開環(huán)線性校正存在較大的誤差，通用性較差。 

（3）閉環(huán)線性校正法：該技術應用負反饋鎖相技術來實現對 VCO 調制特性的實時校正，它是使得調頻信號具有高線性度的一種有效方法。與上面兩種方法相比，它較大的優(yōu)點是可以根據 VCO 實際輸出信號與理想線性頻率偏離的多少，通過負反饋進行實時修正，使得輸出頻率與控制電壓呈線性。但無論是采用數字還是模擬方法來實現，電路都較復雜，成本較高。其基本原理如圖 4-2 所示。 

如圖 4-2 所示，VCO 輸出的頻率為 f 的信號經過反饋電路進入減法器的一個輸入端構成一個閉環(huán)系統(tǒng)。這里減法器說明了環(huán)路是負反饋。當電路工作時，在VCO 電調斜率較大時， f 隨著CV 的增大而增大的幅度也相對較大，這便會使反饋電壓fV 的升幅加大，再經過減法器的作用，CV 的升高幅度又會得到抑制，從而抑制 f 的增長幅度，從而降低 VCO 的電調斜率。在 VCO 電調斜率較小時，反饋回路正好起到相反的作用，增大 VCO 的電調斜率。根據不同的反饋電路方案，閉環(huán)線性校正法又可以分為鑒相比較法、延遲鎖相環(huán)法、延遲鑒相法。

對于雷達物位計復雜的工作環(huán)境，應選擇閉環(huán)法來對線性度進行校正，如圖4-3 為閉環(huán)校正實際原理框圖，但閉環(huán)校正電路復雜，成本高，而且校正后的線性度也并不是很理想，所以這里不準備使用此方案。

DDS+PLL 頻率合成技術

直接數字頻率合成技術（DDS）和鎖相環(huán)技術（PLL）是目前應用較多的頻率合成方法，它們各有各自的優(yōu)缺點，我們將兩者組合起來，取長補短，可獲得更高性能的頻率合成器，使設計的頻率合成器在頻率分辨率、調頻時間、相位噪聲、雜散等指標中都有很好的性能。DDS 和 PLL 的組合頻率合成方案有多種，它們在輸出頻譜的純度、頻率轉換時間和電路的復雜程度等方面有著一定程度的不同。上一章已經對幾種 DDS 和 PLL 組合方案進行了介紹，下面以外混頻方式為例分析此方案。 

如圖 4-3 所示為方案框圖。 

DDS 芯片在 1GHz 時鐘參考源的驅動下產生 50MHz~300MHz 的線性調頻波，PLL 芯片結合壓控振蕩器構成的 PLL 環(huán)路產生 6GHz 的固定點頻，然后與 DDS 芯片產生的調頻波進行混頻，產生 6.05GHz~6.3GHz 高頻連續(xù)波，在經過四倍頻得到較終 24.2GHz~25.2GHz 調頻連續(xù)波信號。 

在此方案中使用的均為應用普遍性能較好的 PLL 和 DDS 芯片，受 DDS 芯片的限制，為了達到要求的頻率以及帶寬，仍需對其進行上變頻與倍頻處理，如圖4-3 所示電路復雜，所用元件較多，而且還未包括濾波放大器件。